Ligação de Alto Desempenho entre FPGAs para Switch Ethernet FTT
Silva, L.S.
;
Oliveira, A.
;
Pedreiras, P.
Ligação de Alto Desempenho entre FPGAs para Switch Ethernet FTT, Proc Jornadas sobre Sistemas Reconfiguráveis - REC, Porto, Portugal, Vol. NA, pp. NA - NA, February, 2011.
Digital Object Identifier:
Abstract
A Ethernet como definida na norma IEEE 802.3 nao˜ e´
adequada a aplicac¸oes tempo-real. Apesar de terem sur- ˜
gido varios protocolos que tornam poss ´ ´ıvel a sua aplicac¸ao˜
em sistemas de tempo-real, as garantias oferecidas sao˜
em geral estaticas e pouco flex ´ ´ıveis. O projecto HaRTES
tem como objectivo o desenvolvimento de um switch Fast
Ethernet com recurso a tecnologia FPGA, capaz de fornecer servic¸os de comunicac¸ao tempo-real com garantias ˜
dinamicas de qualidade de servic¸o. No entanto, os recursos ˆ
oferecidos pelas FPGAs e placas de desenvolvimento actuais sao limitados para este tipo de projecto, dificultando ˜
a escalabilidade do switch em diversos aspectos (e.g.
numero de portos). O presente artigo discute o desenvolvi- ´
mento de uma ligac¸ao s ˜ erie multi-gigabit entre FPGAs que ´
constituem o switch, com vista a minorar as limitac¸oes de ˜
escalabilidade no projecto do switch HaRTES.
